三星的CFET实现？3D版GAA，3DSFET

征服你麻做你爸

https://www.etnews.com/20230725000189?mc=em_011_00001



三星电子开发出垂直堆叠系统半导体（逻辑）晶体管的 "3D 堆叠 "技术。三维堆叠技术作为一种克服半导体电路微型化限制和提高性能的方法而备受关注。业界和学术界一直以 CFET（互补场效应晶体管）为名对其进行研究。三星电子是否会将只应用于传统存储器的 3D 晶体管结构创新扩展到系统半导体，并在先进半导体技术领域占据领先地位，我们拭目以待。

据业内人士 25 日透露，三星电子正在进行垂直堆叠下一代晶体管结构 "全栅极"（GAA）的研发。三星电子 DS 部门的半导体研究所和晶圆代工部门正在共同进行相关研发。据了解，该公司已选定 3D 结构作为下一代 GAA 技术，并已开始进行全面商业化研发。

GAA 是一种栅极环绕沟道（晶体管的核心部件）四边的形式，与传统的三边 FinFET 相比，更容易实现高性能和低功耗半导体。去年，三星电子成为全球首家采用 3 纳米工艺大规模生产 GAA 结构的企业。台积电预计将推出 2 纳米工艺的 GAA。

三星目前正在研究的 3D GAA 结构被称为 "3DSFET"。它代表三维立体堆叠。目前量产的 GAA 是二维（2D）结构，侧面附有单个晶体管。


随着半导体工艺变得越来越精细，要确保半导体面积和漏电流等胞间干扰问题变得越来越困难。克服这一限制的方法之一是垂直堆叠 GAA 晶体管。这样可以最大限度地减少单元干扰，并在更小的空间内集成多个晶体管。这就像在高奇异性中堆叠 Nand 闪存单元以提高性能一样。

3D GAA 有可能将 3D 堆叠的应用从存储器扩展到系统半导体。业界一致认为，1 纳米及以下的三维 GAA 结构将发生范式转变，就像传统的针脚式结构在 3 纳米及以下达到极限时，晶体管结构也将发生范式转变一样。

如果成功量产 GAA 的三星电子首先获得 3D GAA，那么它就有可能在先进半导体技术领域获得竞争优势。

"各大半导体公司都在积极投资研发，以确保垂直堆叠系统半导体晶体管的 3D 技术，"一位业内人士说。"率先实现半导体结构创新的公司将占据市场先机。"